METHOD OF MANUFACTURING PROBE CARD

Patent number:

JP2002257859

Publication date:

2002-09-11

Inventor:

TAKIZAWA HIROYUKI; KAZAWA ERITO; UENO TAKESHI

Applicant:

TOKYO CATHODE LABORATORY CO LTD;; TOKYO

METROPOLIS

Classification:

- international:

G01R1/073; H01L21/66

- european:

Application number: JP20010055655 20010228


Priority number(s):

Report a data error here

Abstract of JP2002257859

PROBLEM TO BE SOLVED: To provide a method wherein a probe card, in which many probes having a small contact area with an electrode pad are arranged at narrow pitches is manufactured with satisfactory efficiency.

SOLUTION: Grooves in the required number of portions of probes are formed on the surface of a substrate composed of silicon (process \$100). A conductive material is formed in the grooves, and the probes are formed by using the grooves as a mold (process \$120). After that, the substrate is removed, in such a way that parts up to prescribed lengths of the probes are exposed, and a probe base composed of the remaining substrate is formed (process \$140). Thereby, a plurality of probes can be formed collectively on the probe base, and the probe card can be formed with satisfactory efficiency, even if the number of probes is increased.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-257859 (P2002-257859A)

(43)公開日 平成14年9月11日(2002.9.11)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G01R 1/073 H01L 21/66

G01R 1/073 H01L 21/66

E 2G011

B 4M106

審査請求 未請求 請求項の数3 OL (全 9 頁)

(21)出願番号

特願2001-55655(P2001-55655)

(22)出願日

平成13年2月28日(2001.2.28)

(71)出願人 391051441

株式会社東京カソード研究所

東京都板橋区板橋1丁目10番14号

(74)上記1名の代理人 100075258

弁理士 吉田 研二 (外2名)

(71)出顧人 591043581

東京都

東京都新宿区西新宿2丁目8番1号

(72)発明者 滝沢 広幸

東京都板橋区板橋1丁目10番14号 株式会

社東京カソード研究所内


最終頁に続く

(54) 【発明の名称】 プロープカードの製造方法

(57) 【要約】

【課題】 電極パッドとの接触面積が小さい多数のプロ ーブが狭ピッチで配列されたプローブカードを効率良く 製造すること。

【解決手段】 珪素からなる基板の表面に必要なプロー プの本数分の溝を形成し(工程S100)、これらの溝 に導電性材料を形成し、溝を鋳型としてプローブを形成 する(工程S120)。その後、プローブの所定長さま での部位が露出するように基板を除去し、残った基板か らなるプローブ台を形成する(工程S140)。こうす れば、複数のプローブを一括してプローブ台に形成する ことができるので、プローブの数が増加しても効率良く 形成することができる。



【特許請求の範囲】

【請求項1】 電子素子チップの電気的特性の検査を行なうときに一方の端部が前記電子素子チップに接触して前記電子素子チップと電気的に接続され他方の端部側が前記検査を行なう検査装置と電気的に接続される導電性材料からなるプローブと、前記プローブの前記他方の端部側を支持するプローブ台と、を備えるプローブカードの製造方法であって、

1

エッチング法により、前記プローブに適合する形状の複数の溝を基板の表面に形成する溝形成工程と、

前記各溝を鋳型として所定の厚さの導電性材料を積層し、複数のプローブを形成するプローブ形成工程と、前記プローブの前記一方の端部から所定長さまでの部位が露出するよう前記基板の一部を除去し、残余の前記基板からなるプローブ台を形成するプローブ台形成工程と、を備えることを特徴とするプローブカードの製造方法。

【請求項2】 前記基板は、前記表面の結晶面が {100} 面のシリコン基板であり、

前記溝形成工程は、アルカリ性の溶液を用いた異方性エッチング法により前記基板の前記表面に複数の溝を形成する工程であることを特徴とする請求項1に記載のプローブカードの製造方法。

【請求項3】 前記基板は、表面の結晶面が {100} 面のシリコン基板であり、

前記プローブ台形成工程は、アルカリ性の溶液を用いた 異方性エッチング法により前記基板の一部を除去する工 程であることを特徴とする請求項1又は2に記載のプロ ーブカードの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子素子チップの 電気的特性の検査を行なうときに電子素子チップと検査 装置とを電気的に接続する複数のプローブを備えるプロ ーブカードの製造方法に関する。

[0002]

【従来の技術】従来より半導体チップの電気的特性の検査を行なう際に、検査対象の半導体チップの電極パッドとほぼ同じ数のタングステン線からなるプローブを備え、これらプローブを介して検査装置と半導体チップを電気的に接続するプローブカードが広く用いられている。このようなプローブを用いた検査は、各プローブの一方の先端部を半導体チップの各電極パッドに押し当てると共に他方の端部を検査装置と電気的に接続して行なわれる。各プローブは、互いに接触しないように所定の間隔をもって他方の端部側がプローブ台に取りつけられている。近年、半導体チップの電極パッドの数の増加、サイズの減少、配列間隔の狭ピッチ化が進んでいる。そのため、このような半導体チップに対応するため、先端径の小さいプローブを多数狭ピッチでプローブ台に取り

つける必要がある。従来、各プローブをプローブ台に取り付ける方法として、タングステン線をプローブ台に一本ずつ取り付ける方法が行なわれていた。

[0003]

【発明が解決しようとする課題】しかしながら、従来の方法では、半導体チップの電極パッド数が増加するとプロープ台に取り付けるプローブの数も増加するので、取り付け作業量も増加するという問題があった。

【0004】また、電極パッドのサイズが減少すると、 10 電極パッドとの接触面積が小さいプローブが必要となる。特に、先端径が $20[\mu m]$ 以下のプローブが必要な場合、そのような先端径のタングステン線を形成することが難しいという問題があった。

【0005】そして、電極パッド間の配列間隔の狭ピッチ化が進み、特に間隔が $50[\mu m]$ 以下となると、従来の方法では、各プローブを互いに当たらないようにプローブ台に取りつけることが難しいという問題があった。

【0006】本発明は、上記課題を解決するためになさ 20 れたものであり、電極パッドとの接触面積が小さい多数 のプローブが狭ピッチで配列されたプローブカードを効 率良く製造することを目的とする。

[0007]

【課題を解決するための手段】本発明のプローブカードの製造方法は、電子素子チップの電気的特性の検査を行なうときに一方の端部が前記電子素子チップに接触して前記電子素子チップと電気的に接続され他方の端部側が前記検査を行なう検査装置と電気的に接続され他方の端間性材料からなるプローブと、前記プローブの前記他方の端部側を支持するプローブ台と、を備えるプローブから記しての製造方法であって、エッチング法により、前記プローブに適合する形状の複数の溝を基板の表面に形成するプローブに適合する形状の複数の溝を基板の表面に形成するプローブを形成工程と、前記各溝を鋳型として所定の厚さの導性材料を積層し、複数のプローブを形成するプローブ的記したの端部から所定長さまでの部位が露出するよう前記基板の一部を除去し、残余の前記基板からなるプローブ台を形成するプローブ台形成工程と、を備えることを特徴とする。

【0008】本発明のプローブカードの製造方法では、 40 基板表面にプローブに適合する形状の複数の溝をエッチング法により形成し、この溝を鋳型にして複数のプローブを形成し、プローブの所定長さまでの部位が露出するように基板を除去し基板をプローブ台とする。こうすれば、必要なプローブの数が増加しても、各プローブを一括してプローブ台に形成することができるので効率よくプローブカードを形成することができる。また、エッチング法を用いると精密な形状の複数の溝を狭ピッチで形成することができるので、電子素子チップとの接触面積の小さいプローブを狭ピッチでプローブ台に配列させる 50 ことができる。

4

【0009】本発明のプローブカードの製造方法におい て、前記基板は、前記表面の結晶面が {100} 面のシ リコン基板であり、前記溝形成工程は、アルカリ性の溶 液を用いた異方性エッチング法により前記基板の前記表 面に複数の溝を形成する工程としてもよい。こうすれ ば、溝は、内壁面が {111} 結晶面からなる精密な形 状のV字型の溝として形成される。この結果、断面形状 が精密なV字型をしたプローブを形成することができ る。

【0010】また、本発明のプローブカードの製造方法 において、前記基板は、表面の結晶面が {100} 面の シリコン基板であり、前記プローブ台形成工程は、アル カリ性の溶液を用いた異方性エッチング法により前記基 板の一部を除去する工程としてもよい。こうすれば、基 板から露出するプローブの長さをより正確に制御するこ とができる。

[0011]

【発明の実施の形態】以下、本発明の実施の形態(以下 実施形態という)を、図面に従って説明する。尚、各図 において同一又は同一の機能を果たす構成要件には同一 の符号を付し説明を省略する。

【0012】図1は、本実施形態のプローブカードの製 造工程のうち、半導体チップと接触するプローブとプロ ーブ台とを形成するプローブ・プローブ台形成工程を示 すフローチャートである。本工程は、珪素(Si)から なり表面が {100} 結晶面である基板に必要なプロー プの個数と同じ数の溝を形成する溝形成工程(工程S1 00)から始める。

【0013】図2は、図1に示した溝形成工程の詳細を 示すフローチャートである。また、図3は、工程S10 6を終えたときの基板を示す平面図であり、図4は、図 3のAA線での断面図、図5は、図3のBB線での断面 図である。そして、図6は、工程S110を終えたとき の基板を示す平面図であり、図7は、図6のAA線での 断面図、図8は、図6のBB線での断面図である。最初 に、珪素(Si)からなる基板10の表面に二酸化珪素 (SiO2)からなる絶縁膜12aを形成する(工程S 102)。次に、レジスト層14を形成し、フォトリソ グラフィ法を用いて、形成するプローブに必要な長さ L, 幅Wを持つ開口を備えるレジスト層14をパターニ ングする(工程S104)。そして、レジスト層14を マスクとして絶縁膜12aをエッチングする(工程S1 06、図3~図5)。

【0014】次に、レジスト層14と絶縁膜12aとを マスクとして、水酸化カリウム(KOH)溶液を用いて 基板10を異方性エッチングして複数の溝16を形成し (工程S108)、レジスト層14を除去する(S11 0、図6~図8)。Siは、その結晶構造からKOH溶 液のようなアルカリ溶液でエッチングすると、 {10 0 $\}$ 面が $\{111\}$ 面より早くエッチングされる。その 50 を所定の長さ11だけ基板10から突き出し露出するよ

ため、表面が {100} 面の基板10をKOH溶液でエ ッチングすると、内壁が {111} 面からなるV字型の 溝16を形成することができる。しかも、二つの内壁の なす角度は、結晶面の角度で決まっているので、ほぼ正 確に70.5度となる。このようにすることで、溝16 は、形成するプローブの長さL、幅Wに適合する長さと 幅を備え、しかも内壁の角度がほぼ正確に70.5度に 形成される。尚、エッチングに用いる溶液としては、K OH溶液のほかに、ヒドラジン、EPW (エチレンジア ミンーピロカテコールー水), TMAH(水酸化テトラ メチルアンモニウム)などを用いてもよい。

【0015】このようにして溝16を形成したのち、次 に、基板10の表面の溝16を鋳型としてプロープを形 成する(図1の工程S120)。図9は、プローブ形成 工程S120の詳細を示すフローチャートである。ま た、図10~図12は、工程S126を終えたときの基 板を示す平面図、AA線での断面図、BB線での断面図 である。そして、図13~図15は、工程S128を終 えたときの基板を示す平面図、AA線での断面図、BB 線での断面図である。また、図16~図18は、工程S 132を終えたときの基板を示す平面図、AA線での断 面図、BB線での断面図である。まず、溝16の内壁に 基板10とプローブを絶縁するためのSiO2からなる 絶縁膜12bを形成し(工程S122)、次に表面にス パッタ法を用いて後の無電解めっきの下地となる金から なる導電層20aを形成する(工程S124、図10~ 図12)。このとき、触媒として微少量の鉄を混入させ ておく。尚、触媒付与の方法は、導電層20aを形成し た後にスパッタ又は化学処理を施す方法を用いることも できる。また、下地は、金を材料とするものとしたが、 金に限定したものではなく、無電解めっきの下地となる 他の導電材料としてもよい。次に、表面にレジストを塗 布して、フォトリソグラフィ法を用いて溝16上が開口 した厚膜のレジスト層22を形成し(工程S126)、 無電解めっき法を用いて溝16内に導電層20aを下地 とする所定の厚さのニッケル (Ni) からなる導電体層 20bを積層する(工程S128、図13~図15)。 導電体層20bの材料は、Niに限定したものではな く、ニッケルータングステン(Ni-W)などの他の導 40 電性材料を用いてもよい。尚、工程S128では、無電 解めっき法のほかに、電気めっき法など導電性材料を形 成する他の方法を用いてもよい。その後、レジスト層 2 2を除去し(工程S130)、導電層20aの不要な部 位を除去し(工程S132,図16~図18)、導電層 20 aと導電層20 bとからなるプロープ20を形成す る。プローブ20は、内壁が {111} 結晶面のV字型 の溝16を鋳型として形成しているので、下面がほぼ正

【0016】プローブ20を形成した後、プローブ20

確なV字型に形成される。

う基板10の一部を除去し、基板10からなるプローブ 台を形成する(図1の工程S140)。図19は、プロ ープ台形成工程S140の詳細を示すフローチャートで ある。また、図20は、工程S142を終えたときの基 板を示す平面図であり、図21は、図20のBB線での 断面図である。そして、図22は、工程S144を終え たときの基板を示す平面図であり、図23は、図22の BB線での断面図である。まず、刃幅40 [μm] 程度 のブレードのダイサーを用いてプローブ20の露出させ る部位の下方の基板10の厚さがD1となるように、基 板10の一部を削ると共にプローブ20の先端部を削る (工程S142、図20、図21)。このとき、プロー プ20の先端部及び基板10を図21のCC線やDD線 などで切断すると、プローブ20の先端部をより鋭角に することができる。次に、KOH溶液を用いて基板10 を異方性エッチングして、プローブ20の一方の先端か ら長さL1分だけ露出させる(工程S144)。そし て、基板10の表面に露出した絶縁膜12a上にマスク 層を形成し、プロープ20の露出した部分の絶縁膜12 bを除去し(図22,図23)、残った基板10からな るプローブ台30を形成する。工程S144では、基板 10の裏面の結晶面と工程S142で削り露出した面の 結晶面が {100} 面であるので、KOH溶液に対して {100} 面が {111} 面より速くエッチングされ る。従って、基板10は、図23に示すように{11 1} 面からなるV字型の形状にエッチングされる。

【0017】プローブ台形成工程では、工程S142で基板10の切削量を制御することでプローブ20のプローブ台から露出する長さL1を制御することができる。例えば、図24に示すように、基板の厚さD2を図21に示した厚さD1より厚くすると、図24において点線で示すように工程S144を終えたとき露出するプローブ20の長さを図21で示すより短くすることができる。

【0018】このようにして形成したプローブ20は、検査の際にはプローブ台30を傾斜させ先端部のV字型をした角部26(図23)を半導体チップの電極パッドに接触させるので、面積の小さい電極パッドにも好適に接触することができる。

【0019】以上説明した方法を用いると、複数のプローブ20を一括して形成することができるので、プロープ台にプローブを一本ずつ取り付ける従来の方法よりも効率良く形成することができる。また、各プローブ20の配列間隔が狭くなっても、互いに接触しないように形成することができる。

【0020】本実施形態の製造方法では、溝16を形成するのに結晶面によりKOH溶液に対するエッチング速度が異なることを利用した異方性エッチングを行なったが、他のエッチング方法で溝16を形成してもよい。

【0021】本実施形態の製造方法では、絶縁膜12

a, 12 bを基板10上に形成したが、基板10が水晶などの絶縁性の基板である場合は、絶縁膜12a, 12 bの形成及び加工工程は省略することができる。

【0022】本実施形態の製造方法では、プローブを形成する工程(図1の工程S120)は、無電解めっき法を用いるものとしたが、例えば、パラジウム合金などを材料とするガラス金属の圧入によりプローブを溝16に形成してもよい。

【0023】本実施形態の製造方法では、プローブ台形 10 成工程の工程S142において基板10の一部を予めダ イサーで除去したが、工程S142は必ずしも必須では なく、適宜省略することができる。

[0024]

【発明の効果】本発明のプローブカードの製造方法では、基板表面にプローブに適合する形状の複数の溝をエッチング法により形成し、この溝を鋳型にして複数のプローブを形成し、プローブの所定長さまでの部位が露出するように基板を除去し基板をプローブ台とする。こうすれば、複数のプローブを一括して形成することができるので、複数のプローブがプローブ台に支持されプローブカードを効率良く形成することができる。また、エッチング法を用いると精密な形状の複数の溝を狭ピッチで形成することができるので、電子素子チップとの接触面積の小さいプローブが狭ピッチでプローブ台に配列されたプローブカードを製造することができる。

【図面の簡単な説明】

【図1】 本実施形態のプローブカードの製造工程のうち、半導体チップと接触するプローブとプローブ台とを 形成するプローブ・プローブ台形成工程を示すフローチ 30 ャートである。

【図2】 図1に示した溝形成工程の詳細を示すフローチャートである。

 【図3】
 工程S106を終えたときの基板を示す平面

 図である。

【図4】 図3のAA線での断面図である。

【図5】 図3のBB線での断面図である。

【図6】 工程S110を終えたときの基板を示す平面 図である。

【図7】 図6のAA線での断面図である。

40 【図8】 図6のBB線での断面図である。

【図9】 プローブ形成工程S120の詳細を示すフローチャートである。

【図10】 工程S126を終えたときの基板を示す平 面図である。

【図11】 図10のAA線での断面図である。

【図12】 図10のBB線での断面図である。

 【図13】
 工程S128を終えたときの基板を示す平面図である。

【図14】 図13のAA線での断面図である。

50 【図15】 図13のBB線での断面図である。

【図16】 工程S132を終えたときの基板を示す平面図である。

【図17】 図16のAA線での断面図である。

【図18】 図16のBB線での断面図である。

【図19】 プローブ台形成工程S140の詳細を示すフローチャートである。

【図20】 工程S142を終えたときの基板を示す平 面図である。

【図21】 図20のBB線での断面図である。


【図22】 工程S144を終えたときの基板を示す平面図である。


【図23】 図22のBB線での断面図である。


【図24】 図21において基板の厚さD2としたときの様子を示す断面図である。


【符号の説明】


10 基板、16 溝、20a,20b 導電層、20 プローブ、30 プローブ台。
































【図15】




【図16】








【図18】




[図21]









フロントページの続き

(72) 発明者 加沢 エリト

東京都北区西が丘三丁目13番10号 東京都 立産業技術研究所内 (72) 発明者 上野 武司

東京都北区西が丘三丁目13番10号 東京都 立産業技術研究所内

Fターム(参考) 2G011 AA17 AA21 AB06 AB07 AC14 AE03

4M106 BA01 DD10